数模混合集成电路 2.4G锁相环电路pll，sigma-delta调制 小数分频PLL，2.4G输出小数分数锁相环，频率综合器，锁相环进阶项目，Cadence家的，有完整的设计仿真报告

工艺是gpdk45nm，输入参考频率20MHz，电荷泵电流50.2uA，VCO输出4.8GHz，Kvco＝90MHz/V，锁相环输出2.4GHz，分频比240，换路带宽133K，相位裕度62°。

适合新手，或者想要深入学习锁相环的同学，一共有七八十个仿真sim testbench，都有配套的说明仿真文档介绍，可以直接仿真查看效果

里面很多模块都是非常经典的，有bg，LDO，宽范围的LC VCO（32个band），IQ分频，SDM小数调制，有源滤波器，Verilog-A相位噪声建模，VCO校准，环路滤波器校准，温度计数码开关，AMS数模混合仿真等等

英文文档加工程文件和PDK

小数分频锁相环

1、用来参考PLL芯片设计，进阶使用最佳，也可用来入门了解

2、原理图系统完整但有关键处版图的dummy提示

3、有PLL相位裕模型，分析环路动态稳定性和噪声贡献

4、68页英文文档，介绍部分电路的使用方法

5、有源三阶环路滤波器，电阻有trimming电路设计

ID:44128

详询客服 微信shujuqudong1 或shujuqudong6 或 qq68823886 或 27699885

图文详情请查看： http://matup.cn/782474589279.html