基于FPGA的Cortex-M3软核DDR读写工程

实现基于FPGA的Cortex-M3软核基本SOC，系统外设包括GPIO和UART串口，且实现对DDR的读写。

开发基于vivado2019.2和vitis，理论上可适用于任何版本的vivado，软件工程基于Keil设计，并且附详细开发文档，能够快速完成工程的移植。

在该工程基础上可进一步开发更多的功能。