verilog实现UART：RS232串口的收发。

RTL代码及仿真代码100%每行全注释，不用担心看不懂。

FPGA：开发工具ISE，或者QUARTUS。

功能：将电脑上使用串口调试助手发送的数据进行接收，再将接收到的数据发送回去，在串口调试助手界面显示。

RS232协议：1位起始位+8位数据位+1位停止位。

顶层模块和分模块均有modelsim仿真文件及仿真结果波形，便于学习验证及应用。

已下载到板验证通过。

ID:8360

详询客服 微信shujuqudong1 或shujuqudong6 或 qq68823886 或 27699885

图文详情请查看： http://matup.cn/692092879411.html