用FPGA实现数字时钟，使用verilog代码实现。

平台：vivado

仿真：multisim

功能：实现24小时制，时钟显示，可设置初始值。

有代码，仿真代码，约束文件全套

ID:665

详询客服 微信shujuqudong1 或shujuqudong6 或 qq68823886 或 27699885

图文详情请查看： http://matup.cn/728708251153.html