基于FPGA的LDPC译码算法(提供ISE和Qii两个版本)，包括MATLAB仿真，verilog程序，支持定制算法程序

从LDPC码的基础理论出发，在研究前人成果的基础上，针对CMMB标准，采取理论阐述、算法仿直等方式进行了LDPC码的构造方式分析、编码技术分析和译码算法仿真比较，并最终以综合性能较好的最小和译码算法作为基础，对CMMB标准环境下的LDPC码校验矩阵的特点进行分析，据此特点对译码器进行了设计，设计过程避免了单一使用并行结构或串行结构的方式，而是采用将二者结合的方法，最后在设计的基础上完成了译码器的具体实现。

本次研究对LDPC译码器所采取的独特的设计结构以及存储器的控制策略，在保证速度的前提下增强了性能，从而实现了以小资源换取高性能的目标，随着通信系统和CMMB技术的普及，本次LDPC译码器的研究对其它系统译码器的实现具有一定的参考价值。

ISE版本为：12.1

Quartusii版本为：10.0

matlab版本为：2013b

ID:21138

详询客服 微信shujuqudong1 或shujuqudong6 或 qq68823886 或 27699885

图文详情请查看： http://matup.cn/736344992257.html