AD9361纯逻辑FPGA驱动，单音信号收发例程，可动态配置9361，verilog代码，Vivado 2019.1工程。

AD9361纯逻辑FPGA驱动，单音信号收发例程，可动态配置9361，verilog代码，Vivado 2019.1工程。

YID:92399

详询客服微信shujuqudong1 或shujuqudong6 或 qq68823886 或 27699885

图文详情请查看： http://matup.cn/752846103385.html

QQ客服：27699885 微信客服：shujuqudong1 微信客服：shujuqudong6

本站资料较杂，精品资料单独做了汇总，可查阅 https://liruan.net/ 里面资源更优秀