AD9173 verilog源代码驱动，500MHz参考时钟，DA时钟12G,采用内部PLL方式，12G DA更新率，DA内部上变频，24倍的插值。

jesd204线速率为10Gbps,4x lane，双链路模式。

代码注释详细，驱动包含jesd204b，spi配置，2x dds基带数据生成，数据拼接，稍加修改即可应用实际工程

ID:27300

详询客服 微信shujuqudong1 或shujuqudong6 或 qq68823886 或 27699885

图文详情请查看： http://matup.cn/758696593977.html