16位除法器，vhdl，quartus(含报告，源程序)

使用vhdl编写的十六位除法器(换算到十进制就是最大范围为几千÷几千)

输出为倍数和余数(报告内已经做了波形及简单说明)

报告内含有设计原理，模块设计，程序流程图等。

提供quartus可用的源文件。

ID:7980

详询客服 微信shujuqudong1 或shujuqudong6 或 qq68823886 或 27699885

图文详情请查看： http://matup.cn/760295578242.html