FPGA的CAN控制器源码资料

纯Verilog设计，可在Altera和Xilinx等各种FPGA上运行。

本地ID可以固定为任意短ID。

发送：仅支持使用本地ID发送数据长度为4Byte的帧。

接收：支持接收短ID或长ID的帧，接收帧的数据长度不受限制（即支持0~8Byte）。

接收帧ID过滤：只接收符合过滤条件的数据帧，独立存在一个短ID过滤和一个长ID过滤。

自动响应远程帧：当接收到的远程帧与本地ID匹配时，会自动发送发送缓冲区中的下一个数据，如果发送缓冲区为空，则会重复发送上次发送的数据。

ID:1529

详询客服 微信shujuqudong1 或shujuqudong6 或 qq68823886 或 27699885

图文详情请查看： http://matup.cn/851900496029.html