FPGA verilog vhdl can sja1000 altera xilinx工程 代码 程序

…verilog、VHDL源码 均提供

…altera、xilinx工程 均提供

…标准帧、扩展帧 均提供

…提供仿真激励文件testbench

资料包清单：

1.程序：altera/xilinx工程代码、Verilog/VHDL/testbench均提供。

代码均在电路板验证，本店有对应开发板（单独）

2.说明书。

3.quartus ii 13.0：软件安装包。

(ISE14.7如有需求)

注1：工程均带有激励testbench，软件安装好之后，仿真路径设置之后，打开，点击RTL Simulation即可开始仿真。

注2：所有代码均为纯Verilog/VHDL，无IP（PLL除外）。

给出的工程为quartus II 13.0/ISE 14.7，给出testbench代码，并且已经

ID:9699

详询客服 微信shujuqudong1 或shujuqudong6 或 qq68823886 或 27699885

图文详情请查看： http://matup.cn/613344328588.html