No.38 基于FPGA的积分梳状CIC滤波器verilog设计,包括程序操作录像+说明文档(Quartusii版)，算法程序

现若假设用N级CIC滤波器来代替，每一级的滤波器系数长度为R，每一级的差分延迟为M，抽取数为R

1.软件版本

Quartusii18.0+ModelSim-Altera 6.6d Starter Edition

2.运行方法

使用Quartusi18.0版本打开FPGA工程，然后参考提供的操作录像视频跟着操作。

工程路径必须是英文路径。

具体操作观看提供的程序操作视频跟着操作。

视频播放使用windows media plaver播放。

ID:3325

详询客服 微信shujuqudong1 或shujuqudong6 或 qq68823886 或 27699885

图文详情请查看： http://matup.cn/733589901377.html